

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.

THIS PAGE BLANK (USPTO)

(19)



JAPANESE PATENT OFFICE

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2000353965 A

(43) Date of publication of application: 19.12.00

(54) METHOD AND DEVICE FOR INTERLEAVING,
TURBO ENCODING METHOD AND TURBO
ENCODER

COPYRIGHT: (C)2000,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To efficiently randomize data sequence by a little amount of operation by inputting a data group having plural blocks of length based on a prime number P, performing a given operation to an element of a finite body whose reference number is P, reordering its order, generating order replace dat and replacing orders of data of the inputted dat sequence.

SOLUTION: An input sequence (an output of a bi addition processing part 21 and, for example, 664 bit) is N divided and is written into a two-dimensional arrangement (a buffer). A primitive element of a finite body of a reference number P is obtained and a table in order of its index expression is prepared. The table is made to be an order replacing table to refer to in order to replace orders of data on the first line of two-dimensional buffer. By order replacing table for replacing orders of the data from the first line to the eighth line, orders of the data of a block are replaced. That is, the orders of the data of the block are replaced by the order replacing table.

(51) Int. Cl

H03M 13/27
G06F 11/10
H03M 13/13
H03M 13/29


(21) Application number: 2000042040

(22) Date of filing: 18.02.00

(30) Priority: 19.02.99 JP 11042137
05.04.99 JP 11098160

(71) Applicant: NTT DOCOMO INC

(72) Inventor: SUDA HIROTO
SHIBUYA AKIRA



THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号
特開2000-353965
(P2000-353965A)

(43)公開日 平成12年12月19日(2000.12.19)

| (51) Int.Cl. ⁷ | 識別記号 | F I | テマコード(参考) |
|---------------------------|------|--------------|-----------|
| H 03 M 13/27 | | H 03 M 13/27 | |
| G 06 F 11/10 | 330 | G 06 F 11/10 | 330 F |
| H 03 M 13/13 | | H 03 M 13/13 | |
| 13/29 | | 13/29 | |

審査請求 未請求 請求項の数20 O.L (全 19 頁)

| | | | |
|-------------|---------------------------|---------|---|
| (21)出願番号 | 特願2000-42040(P2000-42040) | (71)出願人 | 392026693 株式会社エヌ・ティ・ティ・ドコモ 東京都千代田区永田町二丁目11番1号 |
| (22)出願日 | 平成12年2月18日(2000.2.18) | (72)発明者 | 須田 博人 東京都港区虎ノ門二丁目10番1号 エヌ・ティ・ティ移動通信網株式会社内 |
| (31)優先権主張番号 | 特願平11-42137 | (72)発明者 | 渋谷 彰 東京都港区虎ノ門二丁目10番1号 エヌ・ティ・ティ移動通信網株式会社内 |
| (32)優先日 | 平成11年2月19日(1999.2.19) | (74)代理人 | 100070150 弁理士 伊東 忠彦 |
| (33)優先権主張国 | 日本 (JP) | | |
| (31)優先権主張番号 | 特願平11-98160 | | |
| (32)優先日 | 平成11年4月5日(1999.4.5) | | |
| (33)優先権主張国 | 日本 (JP) | | |


(54)【発明の名称】 インターリーピング方法、インターリーピング装置、ターボ符号化方法及びターボ符号化装置

(57)【要約】

本発明の第1の実施例によるターボ符号器を説明するための図

【課題】 多様なフレーム長であっても、少ない演算量で効率的に系列のランダム化を実現できるインターリーピングを提供することを目的とするものである。

【解決手段】 素数 P をベースにした長さのブロックを複数個有するデータ系列を入力し、標数が P の有限体の元に所定の演算を行い、その順序を並べ替えて、順序入替えデータを生成し、この順序入替えデータを用いて、入力された前記データ系列のデータの順序を入れ替える。



【特許請求の範囲】

【請求項1】 素数Pをベースにした長さのブロックを複数個有するデータ系列を入力する第1の段階と、標数がPの有限体の元に所定の演算を行い、その順序を並べ替えて、順序入替えデータを生成する第2の段階と、

該順序入替えデータを用いて、入力された前記データ系列のデータの順序を入替える第3の段階とを有することを特徴とするインターリーピング方法。

【請求項2】 素数Pを生成又は記録する第1の段階と、

入力系列を長さPのN個のブロックB₁、B₂、…、B_Nに分割する第2の段階と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列を第1の順序入替えデータとして生成又は記録する第3の段階と、

(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…、p_{N-1}を生成又は記録する第4の段階と、

第1の順序入替えデータ系列をp_i個飛び巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の段階と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中の順序を入替える第6の段階と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法。

【請求項3】 素数Pを生成又は記録する第1の段階と、

入力系列を長さPのN個のブロックB₁、B₂、…、B_Nに分割する第2の段階と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列を生成又は記録する第3の段階と、

このべき表現に用いた原始元とは互いに素なN個の整数q₁、q₂、…、q_Nを生成又は記録する第4の段階と、

第0の順序入替えデータ系列の各データにq_iを法Pで加え得られた元のべき表現の指数部分の値の系列を第1の順序入替えデータとする処理をi=1～Nまで繰り返して第1～第Nの順序入替えデータを生成する第5の段階と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中のデータの順序を入替える第6の段階と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法。

【請求項4】 素数Pを生成又は記録する第1の段階

と、

入力系列を長さ(P-1)のN個のブロックB₁、

B₂、…、B_Nに分割する第2の段階と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列の最後尾のデータを削除した系列を生成又は記録する第3の段階と、

(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…、p_{N-1}を生成又は記録する第4の段階と、

第1の順序入替えデータ系列をp_i個飛び巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の段階と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中の順序を入替える第6の段階と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法。

【請求項5】 素数Pを生成又は記録する第1の段階と、

入力系列を長さ(P+1)のN個のブロックB₁、

B₂、…、B_Nに分割する第2の段階と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列の最後尾のデータに前記素数を追加した系列を生成又は記録する第3の段階と、

(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…、p_{N-1}を生成又は記録する第4の段階と、

第1の順序入替えデータ系列をp_i個飛び巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の段階と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中の順序を入替える第6の段階と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法。

【請求項6】 前記第7の段階の予め決められた順序は、ターボ符号におけるエラーフロアの値を基準とすることを特徴とする請求項2ないし5のいずれか一項記載のインターリーピング方法。

【請求項7】 前記分割数Nをk(kは2以上の整数)個予め決めておき、第5の段階で生成する第1からNまでの順序入替えデータをk通り生成して、最も特性の良い分割数の順序入替えデータを用いることを特徴とする請求項2ないし5のいずれか一項記載のインターリーピング方法。

【請求項8】 素数Pをベースにした長さのブロックを複数個有するデータ系列を入力する第1の手段と、

標数がPの有限体の元に所定の演算を行い、その順序を

並べ替えて、順序入替えデータを生成する第2の手段と、

該順序入替えデータを用いて、入力された前記データ系列のデータの順序を入れ替える第3の手段とを有することを特徴とするインターリーピング装置。

【請求項9】 素数Pを生成又は記録する第1の手段と、

入力系列を長さPのN個のブロックB₁、B₂、…B_Nに分割する第2の手段と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列を第1の順序入替えデータとして生成又は記録する第3の手段と、

(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…p_{N-1}を生成又は記録する第4の手段と、

第1の順序入替えデータ系列をp_i個飛びに巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の手段と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…B_N中の順序を入替える第6の手段と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置。

【請求項10】 素数Pを生成又は記録する第1の手段と、

入力系列を長さPのN個のブロックB₁、B₂、…B_Nに分割する第2の手段と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列を生成又は記録する第3の手段と、

このべき表現に用いた原始元とは互いに素なN個の整数q₁、q₂…q_Nを生成又は記録する第4の手段と、

第0の順序入替えデータ系列の各データにq_iを法Pで加え得られた元のべき表現の指数部分の値の系列を第iの順序入替えデータとする処理をi=1～Nまで繰り返して第1～第Nの順序入替えデータを生成する第5の手段と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…B_N中のデータの順序を入替える第6の手段と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置。

【請求項11】 素数Pを生成又は記録する第1の手段と、

入力系列を長さ(P-1)のN個のブロックB₁、B₂、…B_Nに分割する第2の手段と、

標数がPの有限体の元をその元のべき表現の指数部分の

10 値の順に並べた系列の最後尾のデータを削除した系列を生成又は記録する第3の手段と、

(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…p_{N-1}を生成又は記録する第4の手段と、第1の順序入替えデータ系列をp_i個飛びに巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の手段と、

第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…B_N中の順序を入替える第6の手段と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置。

【請求項12】 素数Pを生成又は記録する第1の手段と、

入力系列を長さ(P+1)のN個のブロックB₁、B₂、…B_Nに分割する第2の手段と、

標数がPの有限体の元をその元のべき表現の指数部分の値の順に並べた系列の最後尾に前記素数を追加した系列を生成又は記録する第3の手段と、このべき表現に用いた原始元とは互いに素なN個の整数q₁、q₂…q_Nを生成又は記録する第4の手段と、

第0の順序入替えデータ系列の各データにq_iを法Pで加え得られた元のべき表現の指数部分の値の系列を第iの順序入替えデータとする処理をi=1～Nまで繰り返して第1～第Nの順序入替えデータを生成する第5の手段と、

30 第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…B_N中のデータの順序を入替える第6の手段と、

並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置。

【請求項13】 前記第7の手段の予め決められた順序は、ターボ符号におけるエラーフロアの値を基準とすることを特徴とする請求項9ないし12のいずれか一項記載のインターリーピング装置。

【請求項14】 前記分割数Nをk(kは2以上の整数)個予め決めておき、第5の手段で生成する第1からNまでの順序入替えデータをk通り生成して、最も特性の良い分割数の順序入替えデータを用いることを特徴とする請求項9ないし12のいずれか一項記載のインターリーピング装置。

【請求項15】 請求項1ないし5の何れか一項記載のインターリーピング方法をターボ符号化装置の内部インターリーピング方法とするターボ符号化方法。

【請求項16】 入力ビット数が予め決められた数のビット数に足りない場合には、これに一致するようにビッ

ト数を増加させる段階と、
符号化されたビット数を前記ビット数を増加させる前の
ビット数にまで削減する段階を含むことを特徴とする請求項15記載のターボ符号化方法。

【請求項17】 請求項16記載のターボ符号化方法において、ビットレピテションを用いて前記ビット数を増加させることを特徴とするターボ符号化方法。

【請求項18】 複数の符号化器と、請求項8ないし12の何れか一項記載のインターリービング装置とを具備するターボ符号化装置。

【請求項19】 入力ビット数が予め決められた数のビット数に足りない場合には、これに一致するようにビット数を増加させる手段と、
符号化されたビット数を前記ビット数を増加させる前のビット数にまで削減する手段を含むことを特徴とする請求項18記載のターボ符号化装置。

【請求項20】 請求項19記載のターボ符号化装置において、ビットレピテションを用いて前記ビット数を増加させることを特徴とするターボ符号化装置。
【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、バースト誤りに対して有効なターボ符号化技術に係り、特に間引き処理を行わないか、又は行っても僅かなビット数に限定され、しかも演算量を軽減したインターリービング方法、インターリービング装置、ターボ符号化方法及びターボ符号化装置に関する。

【0002】 本発明は、ディジタル伝送やディジタル記録など誤り訂正符号を用いて通信の信頼性を上げることが要求される分野で応用され、特にマルチメディアのように通信のフレキシビリティが必要な分野で有効である。

【0003】

【従来の技術】 近年提案された能力の高い誤り訂正符号を用いるターボ符号化器は複数の符号化器で構成されており、各符号化器間の冗長系列の相関性を少なくするためにインターリーバ（インターリービング処理を行う手段）を介して各符号化器間が接続されている。このインターリーバは、ターボ符号の能力を決定する大変重要なものとなっている。

【0004】 図1(a), (b)は、ターボ符号化器の構成例を示す図である。図1(a)に示すように、ターボ符号化器は、複数の再帰的組織組み込み符号化器（RSC1）12、(RSC2)13と、インターリーバ11とを具備して構成されている。各再帰的組織組み込み符号化器12、13は、図1(b)に示すように、加算器14、15と単位遅延素子(D)16、17が図示するように接続されて構成されている。図1(a)に示されている例のように、ターボ符号化器は入力d(Kビット)に対して、出力X1～X3を符号化系列として出力

している。ここで、冗長ビットX1とX2との相関性を少なくするために、再帰的組織組み込み符号化器（RSC2）13の前にインターリーバ11を挿入している。また、図1(c)に示すように、ターボ復号器は2つのデコーダ1、2、2つのインターリーバ3、4、及びインターリーバの逆の処理を行うデインターリーバ5から構成されている。

【0005】 なお、デジタル・システムの場合、ビットかシンボル等の単位でインターリービングにおける並び替えが行われる。

【0006】 また、並び替えの方法には、バッファ等にデータを書き込み、それを読み取る方法と、インターリービングによる順序の入替え情報をバージン（以下、「インターリーブ・バージン」と称する）として持ち、それを参照して並べ替える方法がある。

【0007】 次に、インターリーブ・バージンにより、ビット単位に並べ替えを行った例を示す。

【0008】 図2は、16ビット系列のインターリービングを行った例である。図2では、インターリーブ・バージン・テーブルを参照することによりビット単位のインターリービングを行っている。図2では、インターリービングが行われる入力16ビットの系列67は、インターリーブ・バージン・テーブル68に記憶されている順序にしたがって、入力系列内のビットの順序の入替えが行われる。また、そこに示されているインターリーブ・バージン・テーブルに示されている順序を、矢印のように縦方向の順に0、8、4、12、2、…と読み出して、インターリービング後のビット系列を出力する。

【0009】

【発明が解決しようとする課題】 ところで、インターリービングを行うインターリーバに対しては、
(1) 多様フレーム長（例えば、数千から1万種類）に対応すること。

(2) 少ないパラメータ数で生成できること。
(3) インターリービングパターン生成の計算量が少ないことの3点の課題がある。

【0010】 第1の課題、つまり、多様フレーム長に対応するために、単純に、すべてのフレームを用意すると、全てのフレーム長に対応するためのパラメータの数が膨大になってしまい、そのパラメータを記憶する所要メモリが膨大となるため非現実的である。さらに、フレーム長毎に個別に最適なパラメータを求めるための演算処理時間も膨大となるという問題がある。

【0011】 また、この問題を解決するために、上記(2)の課題に示すように、少ないパラメータ数で、インターリーバを生成できるようにする対策が考えられる。しかし、少ないパラメータ数で、インターリーバを生成できるようにするために、2のべき乗のフレーム長についてインターリーバを作成し、そこからデータの間引きを行う従来の手法は、データを間引く分、それだけ

7
最適化のパラメータが増加し、全てのフレーム長で優れた特性が得られる保証が無くなってしまうという問題がある。例えば、あるフレーム長では特性がよくても、別のフレームでは特性が劣化するという問題がある。

【0012】それを改善するために、間引きデータの数を減らす方法が考えられる。

【0013】間引きデータの数を減らすことにより、第3の課題も解決される。この第3の課題に対する対策として、本出願人より、間引きを少なくしてかつ特性もよくなる方法（PCT出願／JP98/05027）が提案されている。しかし、この方法でも、インターリーバのパターン生成のための処理量（演算処理量）が多くなるという問題がある。

【0014】本発明は、上記問題に鑑みなされたものであり、インターリーピング方法、インターリーピング装置、ターボ符号化方法及びターボ符号化装置において、多様なフレーム長であっても、少ない演算量で効率的に系列のランダム化を実現することを目的とするものである。

【0015】

【課題を解決するための手段】請求項1に記載された発明は、素数Pをベースにした長さのブロックを複数個有するデータ系列を入力する第1の段階と、標数がPの有限体の元に所定の演算を行い、その順序を並べ替えて、順序入替えデータを生成する第2の段階と、該順序入替えデータを用いて、入力された前記データ系列のデータの順序を入替える第3の段階とを有することを特徴とするインターリーピング方法である。素数Pをベースにした長さのブロックを複数個有するデータ系列を用いることで、多様なフレーム長に細かく対応できるようになるとともに、少ない演算量で効率的に入力するデータ系列のランダム化が実現できる。

【0016】請求項2に記載の発明は、素数Pを生成又は記録する第1の段階と、入力系列を長さPのN個のブロックB₁、B₂、…、B_Nに分割する第2の段階と、標数がPの有限体の元をその元のべき表現の指數部分の値の順に並べた系列を第1の順序入替えデータとして生成又は記録する第3の段階と、(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…、p_{N-1}を生成又は記録する第4の段階と、第1の順序入替えデータ系列をp_i個飛び巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の段階と、第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中の順序を入替える第6の段階と、並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング装置である。入力系列をN個のブロックB₁、B₂、…、B_Nに分割し、素数体を用いて、入力データの順序の入替

えを行うことで、多様なフレーム長に細かく対応できるようになるとともに、少ない演算量で効率的に入力するデータ系列のランダム化が実現できる。また、第5と第6の2段階でインターリーピングを行うので、メモリ（バッファ）と演算量を削減することができる。

【0017】請求項3に記載の発明は、素数Pを生成又は記録する第1の段階と、入力系列を長さPのN個のブロックB₁、B₂、…、B_Nに分割する第2の段階と、標数がPの有限体の元をその元のべき表現の指數部分の値の順に並べた系列を生成又は記録する第3の段階と、このべき表現に用いた原始元とは互いに素なN個の整数q₁、q₂、…、q_Nを生成又は記録する第4の段階と、第0の順序入替えデータ系列の各データにq_iを法Pで加え得られた元のべき表現の指數部分の値の系列を第iの順序入替えデータとする処理をi=1～Nまで繰り返して第1～第Nの順序入替えデータを生成する第5の段階と、第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中のデータの順序を入替える第6の段階と、並び替えられたN個の

20 各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法である。入力系列をN個のブロックB₁、B₂、…、B_Nに分割し、素数体を用いて、入力データの順序の入替えを行うことで、多様なフレーム長に細かく対応できるようになるとともに、少ない演算量で効率的に入力するデータ系列のランダム化が実現できる。また、第5と第6の2段階でインターリーピングを行うので、メモリ（バッファ）と演算量を削減することができる。

【0018】請求項4に記載の発明は、素数Pを生成又は記録する第1の段階と、入力系列を長さ(P-1)のN個のブロックB₁、B₂、…、B_Nに分割する第2の段階と、標数がPの有限体の元をその元のべき表現の指數部分の値の順に並べた系列の最後尾のデータを削除した系列を生成又は記録する第3の段階と、(P-1)とは互いに素な(N-1)個の整数p₁、p₂、…、p_{N-1}を生成又は記録する第4の段階と、第1の順序入替えデータ系列をp_i個飛び巡回的に読み出して第iの順序入替えデータを得る処理をi=1～N-1だけ繰り返して第2～第Nの順序入替えデータを生成又は記録する第5の段階と、第1からNまでの順序入替えデータを用いてブロックB₁、B₂、…、B_N中の順序を入替える第6の段階と、並び替えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング方法である。これにより、間引き処理で処理すべきビット数を少なくすることができます、多様なフレーム長により柔軟に対応することができる。

【0019】請求項5に記載の発明は、素数Pを生成又は記録する第1の段階と、入力系列を長さ(P+1)の

N 個のブロック B_1, B_2, \dots, B_N に分割する第2の段階と、標数が P の有限体の元をその元のべき表現の指數部分の値の順に並べた系列の最後尾のデータに前記素数を追加した系列を生成又は記録する第3の段階と、 $(P-1)$ とは互いに素な $(N-1)$ 個の整数 p_1, p_2, \dots, p_{N-1} を生成又は記録する第4の段階と、第1の順序入替えデータ系列を p_i 個飛びに巡回的に読み出して第 i の順序入替えデータを得る処理を $i = 1 \sim N-1$ だけ繰り返して第2～第 N の順序入替えデータを生成又は記録する第5の段階と、第1から N までの順序入替えデータを用いてブロック B_1, B_2, \dots, B_N 中の順序を入替える第6の段階と、並び替えられた N 個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリーピング装置である。請求項2と同様の作用、効果が得られる。

【0020】請求項6に記載の発明は、前記第7の段階の予め決められた順序が、ターボ符号におけるエラーフロアーの値を基準とすることを特徴とする請求項2ないし5のいずれか一項記載のインターリーピング方法である。エラーフロアーの値を考慮して第7の段階で読み出す順序を決めるので、エラーフロアーの発生を低く抑えることができる。

【0021】請求項7に記載の発明は、前記分割数 N を k (k は2以上の整数) 個予め決めておき、第6の段階で生成する第1から N までの順序入替えデータを k 通り生成して、最も特性の良い分割数の順序入替えデータを用いることを特徴とする請求項2ないし5のいずれか一項記載のインターリーピング方法である。これにより、最も適した順序入替えデータを選択できるので、最適なインターリーピングを行うことができる。

【0022】請求項8に記載の発明は、素数 P をベースにした長さのブロックを複数個有するデータ系列を入力する第1の手段と、標数が P の有限体の元に所定の演算を行い、その順序を並べ替えて、順序入替えデータを生成する第2の手段と、該順序入替えデータを用いて、入力された前記データ系列のデータの順序を入替える第3の手段とを有することを特徴とするインターリーピング装置である。請求項1と同様の作用、効果が得られる。

【0023】請求項9に記載の発明は、素数 P を生成又は記録する第1の手段と、入力系列を長さ P の N 個のブロック B_1, B_2, \dots, B_N に分割する第2の手段と、標数が P の有限体の元をその元のべき表現の指數部分の値の順に並べた系列を第1の順序入替えデータとして生成又は記録する第3の手段と、 $(P-1)$ とは互いに素な $(N-1)$ 個の整数 p_1, p_2, \dots, p_{N-1} を生成又は記録する第4の手段と、第1の順序入替えデータ系列を p_i 個飛びに巡回的に読み出して第 i の順序入替えデータを得る処理を $i = 1 \sim N-1$ だけ繰り返し

て第2～第 N の順序入替えデータを生成又は記録する第5の手段と、第1から N までの順序入替えデータを用いてブロック B_1, B_2, \dots, B_N 中の順序を入替える第6の手段と、並び替えられた N 個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置である。請求項2と同様の作用、効果が得られる。

【0024】請求項10に記載の発明は、素数 P を生成又は記録する第1の手段と、入力系列を長さ P の N 個のブロック B_1, B_2, \dots, B_N に分割する第2の手段と、標数が P の有限体の元をその元のべき表現の指數部分の値の順に並べた系列を生成又は記録する第3の手段と、このべき表現に用いた原始元とは互いに素な N 個の整数 q_1, q_2, \dots, q_N を生成又は記録する第4の手段と、第0の順序入替えデータ系列の各データに q_i を法 P で加え得られた元のべき表現の指數部分の値の系列を第 i の順序入替えデータとする処理を $i = 1 \sim N$ まで繰り返して第1～第 N の順序入替えデータを生成する第5の手段と、第1から N までの順序入替えデータを用いてブロック B_1, B_2, \dots, B_N 中のデータの順序を入替える第6の手段と、並べ変えられた N 個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング方法である。これにより、間引き処理で処理すべきビット数を少なくすることができ、多様なフレーム長により柔軟に対応することができる。

【0025】請求項11に記載の発明は、素数 P を生成又は記録する第1の手段と、入力系列を長さ $(P-1)$ の N 個のブロック B_1, B_2, \dots, B_N に分割する第2の手段と、標数が P の有限体の元をその元のべき表現の指數部分の値の順に並べた系列の最後尾のデータを削除した系列を生成又は記録する第3の手段と、 $(P-1)$ とは互いに素な $(N-1)$ 個の整数 p_1, p_2, \dots, p_{N-1} を生成又は記録する第4の手段と、第1の順序入替えデータ系列を p_i 個飛びに巡回的に読み出して第 i の順序入替えデータを得る処理を $i = 1 \sim N-1$ だけ繰り返して第2～第 N の順序入替えデータを生成又は記録する第5の手段と、第1から N までの順序入替えデータを用いてブロック B_1, B_2, \dots, B_N 中の順序を入替える第6の手段と、並び替えられた N 個の各ブロックから予め決められた順序により各データを読み出す第7の手段とを有することを特徴とするインターリーピング装置である。請求項3と同様の作用、効果が得られる。

【0026】請求項12に記載の発明は、素数 P を生成又は記録する第1の手段と、入力系列を長さ $(P+1)$ の N 個のブロック B_1, B_2, \dots, B_N に分割する第2の手段と、標数が P の有限体の元をその元のべき表現の指數部分の値の順に並べた系列の最後尾に前記素数を追加した系列を生成又は記録する第3の手段と、このべき表現に用いた原始元とは互いに素な N 個の整数

q_1, q_2, \dots, q_N を生成又は記録する第4の手段と、第0の順序入替えデータ系列の各データに q_i を法Pで加え得られた元のべき表現の指数部分の値の系列を第iの順序入替えデータとする処理を $i = 1 \sim N$ まで繰り返して第1～第Nの順序入替えデータを生成する第5の手段と、第1からNまでの順序入替えデータを用いてブロック B_1, B_2, \dots, B_N 中のデータの順序を入れ替える第6の手段と、並べ変えられたN個の各ブロックから予め決められた順序により各データを読み出す第7の段階とを有することを特徴とするインターリービング装置である。請求項5と同様の作用、効果が得られる。

【0027】請求項13に記載の発明は、前記第7の手段の予め決められた順序が、ターボ符号におけるエラーフロアの値を基準とすることを特徴とする請求項9ないし12のいずれか一項記載のインターリービング装置である。請求項6と同様の作用、効果が得られる。

【0028】請求項14に記載の発明は、前記分割数Nをk（kは2以上の整数）個予め決めておき、第5の手段で生成する第1からNまでの順序入替えデータをk通り生成して、最も特性の良い分割数の順序入替えデータを用いることを特徴とする請求項9ないし12のいずれか一項記載のインターリービング装置である。請求項7と同様の作用、効果が得られる。

【0029】請求項15に記載の発明は、請求項1ないし5の何れか一項記載のインターリービング方法をターボ符号化装置の内部インターリービング方法とするターボ符号化方法である。請求項1ないし5に記載の発明の作用、効果を有するターボ符号化方法を提供することができる。

【0030】請求項16に記載の発明は、入力ビット数が予め決められた数のビット数に足りない場合には、これに一致するようにビット数を増加させる段階と、符号化されたビット数を前記ビット数を増加させる前のビット数にまで削減する段階を含むことを特徴とする請求項15記載のターボ符号化方法である。これにより、間引き処理を行わずに演算量を低減することができる。

【0031】請求項17に記載の発明は、請求項16記載のターボ符号化方法において、ビットレピテーションを用いて前記ビット数を増加させることを特徴とするターボ符号化方法である。ビット数を増加させる一例を規定するものである。

【0032】請求項18に記載の発明は、複数の符号化器と、請求項8ないし12の何れか一項記載のインターリービング装置とを具備するターボ符号化装置である。請求項8ないし12に記載の発明の作用、効果を有するターボ符号化方法を提供することができる。

【0033】請求項19に記載の発明は、入力ビット数が予め決められた数のビット数に足りない場合には、これに一致するようにビット数を増加させる手段と、符号化されたビット数を前記ビット数を増加させる前のビッ

ト数にまで削減する手段を含むことを特徴とする請求項18記載のターボ符号化装置である。

【0034】請求項20に記載の発明は、請求項19記載のターボ符号化装置において、ビットレピテーションを用いて前記ビット数を増加させることを特徴とするターボ符号化装置である。

【0035】

【発明の実施の形態】次に、本発明の実施の形態について図面と共に説明する。

10 【0036】図3は、本発明の第1の実施例であるターボ符号器のブロック構成を示す。図1に示す従来のターボ符号器との差は、

①ビット追加処理部21の追加

②新規な構成のインターリーバ22

③パンクチャ処理部23の追加の3点である。

【0037】以下、図10に示すフローチャートを参照して上記3つの各部を詳細に説明する。

（ビット追加処理）インターリービングを行う前処理として、インターリービングに適したビット数に調整する処理である（図10のステップ101～103）。

【0038】ビット追加処理の具体例としては、一般的誤り訂正符号化を用いることができる。誤り訂正符号化の中でも、周期的にビットを繰り返すビットレピテーションは、その柔軟性と処理が平易であることから、好ましい例である。

【0039】ここで、符号器への入力ビット数を $N:n$ （図3のKに相当する）仮定して、ビットレピテーションの処理方法について詳しく述べる。

（1）まず、 $N:n$ を8で割ってその値nを求める。

（2）n以上でかつ最もnに近い素数Pを求める。

（3）Pの8倍と $N:n$ の差をとり、これをaとする。

（4） $N:n$ ビットを入力としてこれにaビット（ダミービット）を追加する。

【0040】例えば、 $N:n$ が、650の場合で説明する。

（1） $650/8 = 81.25$ であるから、 $n = 81.25$ が求まる。

（2） 81.25以上で、最も81.25に近い素数は、図4に示すように、83である。従って、 $P = 83$ が求まる。

（3） $83 * 8 = 664$ であるから、 $a = 14$ が求まる。なお、*は、乗算を表す（以下同じ）。

（4） 650ビットの入力の場合は、14ビットのダミービットを追加する処理を行う。

【0041】以上により得られた、 $(N:n+a)$ ビット、つまり図3で言えば $(K+a)$ ビットは、上記の例の場合、必ず8で割れ、かつその商は素数となる。なお、8を用いる理由は、後述するように、インターリーバ22におけるインターリービングの第1ステージで扱

う2次元配列の行数が、本実施例の場合には8であるからである。従って、後置されるインターリーバ2 2の2次元配列の行数に応じて、8以外にも10や20等の任意の値をとることができる。つまり、ターボ符号用のインターリーバの第1ステージの行数が10や20の場合には、上記(1)～(3)での処理は8に代わって10や20の数値を用いる。

【0042】この点を考慮すれば、ビット追加処理部2 1の処理は、図10のステップ101で2次元配列の行数を決め、ステップ102で上述のようにして素数である列数を決め、行数と列数とをかけた値と入力データのビット数との差のビット数のダミービットをステップ103で入力データに付加するものである。

【0043】また、ここではビットレピテーションを用いる例について説明したが、ブロック符号化や疊込み符号化などもビット追加処理として適用可能である。さらに、ビット追加処理として、既知ビットを既知の場所に追加する方法も平易な方法として考えられる。

(インターリーバ) 本実施例で用いるインターリーバ2の3通りの構成例を説明する。

【0044】第1の構成例を図5に示す。このインターリーバは、第1ステージ4 1(図10のステップ104に相当する)、第2ステージ4 2(図10のステップ105～108)、及び第3ステージ4 3(図10のステップ109に相当する)の3つのステージで構成される。

(1) 第1ステージ4 1：入力系列4 0(ビット追加処理部2 1の出力で、例えば664ビット)を、N分割(この例では、B₁～B₈の8つのブロックに分割)して、2次元配列(バッファ)に書き込む。この例で行数は8、列数は83である。

【0045】なお、前述したようにビット追加処理部2 1でのダミービットの付加により、2次元バッファの行数は8で分割可能であり、且つ、列数は素数となる。

(2) 第2ステージ4 2：後述するようにして、各行のデータの順序を入れ替える(intra-permutation処理)。

(3) 第3ステージ4 3：行を単位として行の順序を入れ替える(inter-permutation処理)。例えば、予め学習(学習の基準は自由距離を大きくすること)により決めた行間の交錯パターンを用いて、1行を単位とした行の順序の入れ替えを行う。

*

テーブルt 0 : 1, 2, 4, 8, 16, ... (1)

例えば、2次元バッファの第1行に配列された入力データ

A₀, A₁, A₂, A₃, ..., A₈₂

とすれば、この第1行の並びは、この順序入替えテーブルt 0を参照することで以下の通り入れ替えられる。例えば、順序入替えテーブルt 0の1に対応するA₀はそのままの位置に置かれ、2に対応するA₁もそのままの位置となり、4に対応するA₂は4番目に入れ替えられ、次の8に対応するA₃は8番目に入れ替えられる。以下同様

* 【0046】このように第1から第3のステージの処理を行っていき、最後に縦方向(列方向)に読み出して(図10のステップ110)、インターリープ処理された符号化系列4 4を得る。

【0047】以下、第2ステージでの処理について詳細に説明する。

【0048】第2ステージでデータの順序を入れ替える処理は、以下のステップを実行することで生成されるテーブルをアドレステーブルとして用いて、2次元バッファに書き込まれた入力データを処理するものである。以下、ステップ順に説明する。

【0049】ステップS 1 : 標数P(図5の列数83に相当する)の有限体の原始元g 0を求め(図10のステップ105)、その指数表現順のテーブル(有限体の元を真数で表現し、これを指数表現の順にならべたテーブル)t 0を作成する。ただし、このテーブルt 0はあらかじめ生成し記憶しておくことも可能である。

【0050】例えば、P=83の場合、図6に示すように、83の原始元は2である。標数が83の有限体の元は、0, 1, 2, ..., 82である。有限体の元を真数で表現しこれを、法2の元で指数表現すると、

$$2^0 \text{ (mod } 83), 2^1 \text{ (mod } 83), 2^2 \text{ (mod } 83), \dots, 2^{82} \text{ (mod } 83) = 1, 2, 4, 8, 16, 32, 64, 45, 7, 14, \dots, 42, 0$$

が得られる。

【0051】これをテーブルにすると、図7(B)のテーブルt 0が得られる。図7(B)において、縦軸方向と横軸方向の数値で指数を表す。例えば、縦軸の1と横軸の6で指数16を示す。2²のmod 83演算結果は4、2¹⁶のmod 83演算結果は49である。なお、2⁸²の場合は0とする。

ステップS 2 : テーブルt 0を、2次元バッファの第1行(図10のステップ106で行番号を示すパラメータIを1に設定した場合)のデータの順序を入れ替えるために参照する順序入替えテーブルとする。つまり、順序入替えテーブルt 0に規定された数値は、入替え後の入力データの位置を示している。図7(B)に示すように、順序入替えテーブルt 0は左上から順序に以下の並び(パターン)を有する。

【0052】

... 42, 0, ..., (1)

タが

..... (2)

であり、最後の0に対応するA₈₂は0なのでそのままの位置となる。この処理が図10のステップ107である。

【0053】従って、(2)の列のデータは入替えられて次のようになる。

【0054】

15

16

A₀、A₁、A₇₂、A₂、A₂₇、A₇₆、A₈、...、A₈₂

...

(3)

ステップS3：有限体の標数から1を引いた数と互いに素な数を(行数-1)求める。上述の例ではP=83、行数は8なので、82(=P-1=83-1)と互いに素な数を7(=8-1)個求め、p₁、p₂、p₃、p₄、p₅、p₆、p₇とする。例えば、P-1(82=41*2)とは、互いに素な(N-1)個の整数(N-1=7)p₁、p₂、p₃、p₄、p₅、p₆、p₇は、例えば、3、5、7、11、13、17、19(1、2を除く)である。

*ステップS4：ここで、図10のステップ108で、Iの値が2次元配列の行数より小さいかどうかが判断され、YESの場合はステップ107に戻る。ここでは、I=2となる。そして、第2行のデータの順序を入れ替えるための順序入替えテーブルを以下のようにして作成する。順序入替えテーブルt0の値をp₁個飛び巡回的に読み出し、これをならべた系列をt1とする。例えば、p₁が3の場合は、前述した順序入替えテーブルt

10 * 0

テーブルt0: 1, 2, 4, 8, 16, ..., 42, 0 ... (1)

※【0055】

の数値をp₁(=3)個飛びに読みだして、次のテーブルt1を得る。

※

テーブルt1: 1, 16, 7 ...

なお、ここでの処理は、g0と異なる原始元g1を求め、その原始元を用いて指数表現のテーブルを生成することによっても実現可能である(数学的に等価である)。但し、g1=(g0)^{p1}(mod 83)。

ステップS5: そして、テーブルt1を第2行のデータの順序を入れ替えるために参照する順序入替えテーブルとする。

ステップS6: 同様に、p₂、p₃、p₄、p₅、p₆、p₇を用いて、ステップS4とステップS5の処理を繰り返すこと、系列t2からt7を生成し、それぞれ2次元バッファの第3行から第8行のデータの順序を入れ替えるために参照する順序入替えテーブルとする。つまり、ステップ106～108は以下の通り記述できる。

【0056】まず、次の条件を満たす素数l_i(i=2～r、rは行数)を求める。

【0057】(i)(83-1, l_i)=1 (8

2とl_iは互いに素)

(ii) l_i>6

例えば、r=8の場合、求める素数はl₂～l₈で、図6のテーブルから、7、11、13、17、19、23、19となる。そして、テーブルt0の値をl_i個飛び巡回的に読み出す(最後の0は除く)ことで、順序入替えテーブルt2～t7を作成する。

ステップS7: 第1行から第8行のデータの順序を入れ替えるための順序入替えテーブル(t0～t7)により、ブロックB₁、B₂、...、B₈のデータの順序を入れ替える。つまり、ブロックB₁のデータの順序を順序入替えテーブルt0で入れ替える。ブロックB₂のデータの順序を順序入替えテーブルt1で入れ替える。以下、同様にして、ブロックB₈のデータの順序を順序入替えテーブルt7で入れ替える。なお、図10では1行毎に順序入替えテーブルを作成して入れ替える手順であるが、上記の通り、8つの順序入替えテーブルを作成した後

..... (4)

に、各行の入替え処理を行うことでもよい。

【0058】なお、第2ステージの処理については、上記順序入替えテーブルをあらかじめ作成しておき、このテーブルを参照する方法を用いることでも実現可能である。

【0059】本発明に用いるインターリーバ22の第2の構成例を、図8を参照して説明する。第2の構成例は、第2のステージを除き前述した第1の構成例と同じである。

【0060】本構成例の第2ステージでのデータ順序の入替え処理は、以下の処理で生成されるテーブルをアドレステーブルとして用いて実現する。

ステップS11: 標数83の有限体の原始元g0を求め、その指数表現順のテーブル(有限体の元を真数で表現しこれを指数表現に順にならべたテーブル)T0を作成する。ただし、このテーブルはあらかじめ生成し記憶しておくことも可能である。ステップS11は、前述した第1の構成例のステップS1と同じである。従って、テーブルT0は、図7(B)に示すテーブルt0と同じテーブルとなる。

ステップS12: 原始元g0と互いに素な数を8(つまり、2次元バッファの行数に等しい数)個求め、q₁、q₂、q₃、q₄、q₅、q₆、q₇、q₈とする。例えば、素数が83の場合、P=83、原始元=2であるので、この原始元とは互いに素な8個の整数は、例えば、

3、5、7、11、13、17、19、21 (1、2を除く)

となる。

ステップS13: ステップS12で得られた、テーブルT0の各データにq_iを加算(mod 83)し、得られた値(真数)を指数表現に変換してT1テーブルを作成し、第1行の順序入替えテーブルとする。

【0061】つまり、

T0: 1, 2, 4, 8, 16, ..., 42, 0 (5)

であるから、 $q_1 = 3$ の場合は、法 8 3 のもとで、それ
4、5、7、11、19、……45、3

を得る。

【0062】さらに、これを、指数表現に変換する。図 *
2、27、8、24、……7、72

が得られる。これが順序入替えテーブル T 1 となる。

ステップ S 14：同様にして、 q_2 、 q_3 、 q_4 、
 q_5 、 q_6 、 q_7 、 q_8 を用いて、ステップ S 13 の処理を繰り返すことで、テーブル T 2 からテーブル T 8 を作成し、第 2 行から第 8 行までのデータの順序を入れ替えるための順序入替えテーブルとする。

ステップ S 15：第 1 から第 8 の順序入替えテーブル（T 1 ~ T 8）により、B₁、B₂、……B₈ のブロックのデータの順序をそれぞれ入れ替える。

【0063】なお、第 2 ステージの処理については、以上のテーブルをあらかじめ作成しておき、このテーブルを参照する方法を用いることでも実現可能である。

【0064】次に、本発明に用いるインターリーバ 22 の第 3 の構成例を、図 9 を参照して説明する。

【0065】図 9において、例えば、1140 ビットの入力系列 80 を 72×16 の 2 次元配列でインターリーバ 600 に書き込んだ後、 72×16 インタリーバ 600 の行毎に 16 ビットずつ読み出す。そして、第 1 行目は 4×4 インタリーバ 610 で、第 2 行目は 6×3 インタリーバ 620 で、第 3 行目は 8×2 インタリーバ 630 等のように、行毎にインターリーバの形を変えて、インターリーピングを行う。しかし、行毎に、全て同じ形のインターリーバを用いてもよい。また、インターリーピングの一部を同じ形のインターリーバを用いてもよい。

【0066】このようにインターリーピングしたデータを、縦方向に読みだし（0、16、32、48、……）、出力のデータ系列 90 を得ることができる。

【0067】なお、最終行が 4 ビットしかないため、図 9 では、最終行に、 $4 * 1$ のインターリーバを用いた。但し、 $4 * 4$ 、 $2 * 2$ 等のインターリーバでもよい。読み出し時に、通常通り、1136、1137、1138、1139 と読みだすことも可能であるが、図 9 では、逆順、つまり、1139、1138、1137、1136 と読みだした。

【0068】また、最終行が 4 ビットしかないため、最終行を除いて（つまり、71 行だけ）読みだし、最終行のデータは、その後、所定の間隔を置いて、入れ込んでよい。

【0069】以上説明したインターリーバの第 1 ~ 第 3 の構成例のいずれかを用いて符号化データを生成する。そして、図 10 のステップ 110、つまり図 5 や図 8 の第 3 ステージ 43 を行う。

【0070】ここで、前述したインターリーバ 22 の第 1 及び第 2 の構成例において、図 10 のステップ 110 での処理を工夫することで、ターボ符号のエラーフロア

ぞれに 3 を足して、

…… (6)

*7 (A) は、図 7 (B) の逆演算であるので、それを用いると、

…… (7)

一発生の原因となるパターンが生じないようにすることができる。

【0071】図 11 は、エラーフロアを説明するためのグラフである。エラーフロアとは、S/N 比が向上してもビットエラー率 (BER : Bit Error Rate) の改善があまり得られない現象を示す。図 11 では、BER が 10^{-7} から 10^{-8} でエラーフロアが発生し始め、それ以下では改善があまり見られない。

【0072】この現象を考慮して、2 次元配列（バッファ）からのデータの読み出し順序は固定ではなく、複数の順序の読みしが可能である。つまり、並べ変えられた N 個の各ブロックから、各データを読み出す予め決められた順序は、ターボ符号におけるエラーフロアの値を基準に決められることにより、ターボ符号におけるエラーフロアの発生を低く抑えることができる。例えば、10 個のブロック（第 1 から第 10 ブロック）に分けた場合には、それを読みだす順序を、10、9、8、7、6、5、4、3、2、1 とし、20 個のブロック（第 1 から第 20 ブロック）に分けた場合には、それを読みだす順序を、19、9、14、4、0、2、5、7、12、1、8、10 とする。また、20 個の場合には別の順序、19、9、14、4、0、2、5、7、12、1、8、10、8、13、17、3、1、16、6、15、11 が適用できる。

【0073】このように、幾つかの順序での読み出し順序の内、ターボ符号におけるエラーフロアの発生を低く抑えるものを選択する。10 個のブロックに分けた場合の例のように、読み出し順序を単に逆順にする方法は平易で効果も高い。

（パンクチャ処理）従来法のターボ符号器では、図 1 に示すように、入力 K ビットに対して $(3 * K + T1 + T2)$ ビットの出力（符号化）ビットが得られるので、本発明でも同じビット数の符号化ビットを出力する（ここで、T1 は RSC 1 のテールビット数、T2 は RSC 2 のテールビット数とする）。

【0074】図 3 に示すビット追加処理部 21 でのダミービットの追加処理により、入力ビット数が N（図 3 の K に相当）から $(N + a)$ にビット数が増加しているので、ビット追加処理しない場合と比較して、全体で $(3 * a)$ ビットだけ余分となる。そこで、 $(3 * a)$ ビットを削減するためにパンクチャリング処理部 23 でパンクチャリングを行う。ターボ符号用のパンチャチャリングとしては、冗長ビットのみを周期的に削除する方法が

一般的であり、本発明においてもこれが適用可能である。この結果、パンクチャーリング処理部23の出力は、入力kビットに対して $(3 * K + T1 + T2)$ ビットの符号化出力となる。

【0075】次に、本発明の第2の実施例を説明する。
 【0076】図12は、本発明の第2の実施例のターボ符号器の構成を示すブロック図である。図12において、図3に示す構成要素と同一のものには同一の参照番号を付してある。図12の構成は、ビット追加処理部21をインターリーバ22の前段のみに置いたものである。つまり、符号化系列X1は情報源からの入力データ系列そのものであり、RSC12は情報源からの入力データ系列をそのまま処理する。また、ビット追加処理部21で追加したダミービットを削除するために、ブルーニング(間引き処理)部123をインターリーバ22とRSC13との間に設けてある。インターリーバ22は、前述した第1～第3の構成例のいずれかで構成できる。しかしながら、ここでは、新たに第4の構成例を用いた場合を説明する。第4の構成例は、第1及び第2の構成例をベースに若干の変更を加えたものである。この変更とは、図4のテーブルを参照して素数を求める場合の工夫、換言すれば2次元配列の列数を決める場合の工夫である。この点について、以下に説明する。

【0077】まず、ここでビットレピティション処理は次の通りである。ただし、2次元配列の行数を8とする。

- (1) まず、 $N : N$ を8で割ってその値nを求める。
- (2) n以上でかつ最もnに近い素数Pと(素数-1)及び(素数+1)の中から、n以上でかつ最もnに近い数を求める。
- (3) Pの8倍とN : Nとの差をとり、これをaとする。
- (4) N : Nビットを入力としてこれにaビット(ダミービット)を追加する。

【0078】例えば、N : Nが、660の場合で説明する。

- (1) $660 / 8 = 82, 5$ (商は82、余り4)であるから、 $n = 82, 5$ が求まる。
- (2) 82, 5以上でかつ82, 5に最も近い素数は83であり、また(素数-1) = 82、(素数+1) = 84なので、82, 5以上でかつ82, 5に最も近い数は83である。従って、 $P = 83$ が求まる。
- (3) $83 * 8 = 664$ であるから、 $a = 664 - 660 = 4$ が求まる。
- (4) 660ビットの入力の場合は、4ビットのダミービットを追加する処理を行う。

【0079】以上により得られた($N : N + a$)ビット、つまり図3で言えば($K + a$)ビットは、上記の場合、必ず8で割れ、かつその商は素数、(素数-1)又は(素数+1)のいずれかとなる。

【0080】上記計算の商が素数に一致した場合、順序入替えテーブルの生成方法については、例えば図5を参照して説明した通りである。商が(素数-1)又は(素数+1)に一致した場合、つまり図13に示すように2次元バッファの列の数が例えば82や84になった場合、これらの順序入替えテーブルは、列数83の順序を入れ替えるための順序入替えテーブルt0を用いることはできない。列数82や84の順序入替えテーブルは、列数83の順序入替えテーブルt0を次の通り処理して作成する。

【0081】図14(A)は、列数83の順序入替えテーブルt0を示す。これは、図7(B)の順序入替えテーブルt0と同一である。列数82の順序入替えテーブル(t0-1とする)は、図14(B)に示すように、列数83の順序入替えテーブルt0の最後の0を削除することで得られる。これを一列に展開すると、以下のパターンとなる。

【0082】テーブルt0-1: 1, 2, 4, 8, 1
 6, ..., 42

20 ただし、テーブルt0-1の要素の範囲は1から82となっているため、全ての要素から1を引く(従って、要素の範囲を0から81として)処理を適用し、順序入替えテーブルとして用いる。また、列数84の順序入替えテーブルt0+1は、図14(C)に示すように、列数83の順序入替えテーブルt0の最後の0に素数P、つまり83を付加することで得られる。これを一列に展開すると、以下のパターンとなる。

【0083】テーブルt0+1: 1, 2, 4, 8, 1
 6, ..., 42, 0, 83

30 30 そして、前述したステップ106～108の処理を実行することで、順序入替えテーブルt0, t0-1, t0+1のそれぞれに対し第2行から第8行までの順序入替えテーブルt1～t7, t1-1～t7-1, t1+1～t7+1を作成する。なお、前述したように、これらのテーブルを予め作成し登録することとしても良い。

【0084】以上のようにして、入力データ系列のビット数とインターリーバ22での処理するビット数との差を小さくすることができ、その後のブルーニング部123(図12)での間引き処理を軽減することができ、多用なフレーム長に容易に対応することができ、優れたインターリーピング用のパターンを得ることができる。

【0085】なお上記の処理を図3の構成におけるインターリーバ22に適用しても良い。

【0086】以上説明した第1、第2の実施例の構成では、入力データ系列を予め決めておいた単一の分割数で複数のブロックに分割するものであった。しかしながら、入力データ系列の分割数Nをk個(kは2以上の整数)とし、k個のインターリーバを作成しておき、最も特性の良い分割数のインターリーバを選択することとし50 ても良い。

【0087】 $k=2$ とし、10と20の場合を考える。インターリーバ22への入力ビットが640ビットとする。ブロック数が10の場合には64ビット長のブロックが10個となり、これをもとに作成したインターリーバの順序入れ替えテーブル（パターン）を#1とする。一方、ブロック数が20の場合には、32ビット長のブロックが20個となり、これをもとに作成したインターリーバの順序入れ替えテーブル（パターン）を#2とする。インターリーバのパターン#1と#2とは異なり、ビット誤り率やフレーム誤り率などの特性の良いものを選択する。入力ビットが異なると、それに適したブロック数が異なる。すなわち、入力ビット数に応じてブロック数を選択的に変化させることにより、特性を向上させることができる。

【0088】

【発明の効果】以上説明したように、本発明によれば、素数体を用いることで多様なフレーム長にこまめに対応することができるとともに、少ない演算量で効率的に系列のランダム化を実現することができる。

【図面の簡単な説明】

【図1】従来のターボ符号及び復号の例を説明するための図である。

【図2】従来の16ビット系列のインタリーピングを行った例を説明するための図である。

【図3】本発明の第1の実施例によるターボ符号器を説明するための図である。

【図4】200までの素数表である。

【図5】本発明のインターリーバの第1の構成例を説明

するための図である。

【図6】150以下の素数とその最小の原始根の表である。

【図7】データの順序を入れ替える順序入替えテーブルの一例を示す図である。

【図8】本発明のインターリーバの第2の構成例を説明するための図である。

【図9】本発明のインターリーバの第3の構成例を説明するための図である。

【図10】本発明のターボ符号器の動作を示すフローチャートである。

【図11】エラーフロアを説明するための図である。

【図12】本発明の第2の実施例によるターボ符号器を示す図である。

【図13】本発明のインターリーバの第4の構成例を説明するための図である。

【図14】図13に示す第4の構成例で用いられる順序入替えテーブルを示す図である。

【符号の説明】

20 11、22 インタリーバ

12、13 R S C

21 ビット追加処理

23 パンクチャーリング

40、80 入力ビット系列

41 第1のステージ

42 第2のステージ

43 第3のステージ

44、90 出力データ系列

【図4】

200までの素数表

| (1) | 101 |
|-----|-----|
| 2 | 103 |
| 3 | 107 |
| 5 | 109 |
| 7 | 113 |
| 11 | 127 |
| 13 | 131 |
| 17 | 137 |
| 19 | 139 |
| 23 | 149 |
| 29 | 151 |
| 31 | 157 |
| 37 | 163 |
| 41 | 167 |
| 43 | 173 |
| 47 | 179 |
| 53 | 181 |
| 59 | 191 |
| 61 | 193 |
| 67 | 197 |
| 71 | 199 |
| 73 | |
| 79 | |
| 83 | |
| 89 | |
| 97 | |


【図6】

150以下の素数とその最小の原始根の表

| P | q | P | q | P | q |
|----|---|-----|---|-----|---|
| 2 | 1 | 53 | 2 | 127 | 3 |
| 3 | 2 | 59 | 2 | 131 | 2 |
| 5 | 2 | 61 | 2 | 137 | 3 |
| 7 | 3 | 67 | 2 | 139 | 2 |
| 11 | 2 | 71 | 7 | 149 | 2 |
| | | | | | |
| 13 | 2 | 73 | 5 | | |
| 17 | 3 | 79 | 3 | | |
| 19 | 2 | 83 | 2 | | |
| 23 | 5 | 89 | 3 | | |
| 29 | 2 | 97 | 5 | | |
| | | | | | |
| 31 | 3 | 101 | 2 | | |
| 37 | 2 | 103 | 5 | | |
| 41 | 6 | 107 | 2 | | |
| 43 | 3 | 109 | 6 | | |
| 47 | 5 | 113 | 3 | | |


【図11】

エラーフロアを説明するための図




【図1】

従来のターボ符号及び復号の例を説明するための図




【図2】

従来の16ビット系列のインタリーピングを行った例を説明するための図




【図10】

本発明のターボ符号器の動作を示すフローチャート




【図12】

本発明の第2の実施例によるターボ符号器を示す図



【図3】

本発明の第1の実施例によるターボ符号器を説明するための図



【図7】

データの順序を入れ替える順序入替えテーブルの一例示す図

| t_0 | | | | | | | | | |
|-------|----|----|----|----|----|----|----|----|----|
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 |
| 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 |
| 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 |
| 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 |
| 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 |
| 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |

| t_1 | | | | | | | | | |
|-------|----|----|----|----|----|----|----|----|----|
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 |
| 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 |
| 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 |
| 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 |
| 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 |
| 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |


(B)

| t_2 | | | | | | | | | |
|-------|----|----|----|----|----|----|----|----|----|
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| -1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 | 7 |
| 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 | 6 |
| 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 | 5 |
| 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 | 4 |
| 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 | 3 |
| 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 | 2 |
| 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 | -1 |
| 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |

(A)


【図5】

本発明のインターリーバの第1の構成例を説明するための図




【図8】

本発明のインターリーバの第2の構成例を説明するための図




【図9】

本発明のインターリーバの第3の構成例を説明するための図



【図13】

本発明のインターリーバの第4の構成例を説明するための図



【図14】

図13に示す第4の構成例で用いられる順序入替えテーブルを示す図

| (A) | | | | | | | | | |
|-----|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 |
| 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 |
| 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 |
| 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 |
| 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 |
| 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 |
| 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 | 6 |

| (B) | | | | | | | | | |
|-----|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 |
| 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 |
| 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 |
| 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 |
| 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 |
| 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 |
| 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 | 6 |

| (C) | | | | | | | | | |
|-----|---|---|---|---|---|---|---|---|---|
| 1 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 |
| 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 |
| 3 | 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 |
| 4 | 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 |
| 5 | 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 |
| 6 | 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 |
| 7 | 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 | 6 |
| 8 | 9 | 0 | 1 | 2 | 3 | 4 | 5 | 6 | 7 |

THIS PAGE BLANK (USPTO)